首页 > 下载中心 > 技术教程 > FPGA/CPLD > 北大verilog课件
| 资料名称 | 北大verilog课件 |
| 分类 | 技术教程 > FPGA/CPLD |
| 简介 | 北大verilog课件,北大微电子学系于敦山编写 1.介绍Verilog HDL 2.介绍Cadence Verilog仿真器 3.逻辑综合的介绍 4.可综合的Verilog HDL 5.设计约束（ Constraint）设计优化 产生并分析报告 6.自动布局布线工具(Silicon Ensemble)简介 |
| 下载次数 | 111次 |
| 下载所需积分 | 0分 |
| 上传者 | 网络资源 |
| 文件名 | 北大verilog课件.rar |
| 资料格式 | .rar |
| 资料大小 | 111 KB |
| 上传时间 | 2007-09-13 13:34:00 |
下载说明：
（1）本站内所有资料仅限学习、交流，禁止用于任何商业用途！
（2）如果发现该资料不能下载或链接错误，请点击报告错误，谢谢！
（3）站内提供的资料均来自网络以及注册用户自行上传，若侵犯了您的权益，敬请来信通知我们！
（4）若您的资料希望能与大家分享，我们愿意和您一起宣传！投稿请点击这里。
（5）推荐使用网通网络，不要使用校园网络。本站不支持多线程下载。
上一篇：【卡内基梅陇大学verilog课程讲义】
下一篇：【清华微电子所verilog课件】
