资料分类 > 技术资料 > FPGA/CPLD > VHDL设计中电路简化问题的探讨

VHDL设计中电路简化问题的探讨  VHDL设计中电路简化问题的探讨.rar

资料格式：.rar 上 传 者： 网络资源 下载次数：19
上传时间：2007-09-17 10:09:00  资料大小：42.9 KB

说明：

从描述方法、设计规则、逻辑函数分析了VHDL设计中容易引起电路复杂化的原因，并提出了相应的解决方法。

下载说明：

（1）本站内所有资料仅限学习、交流，禁止用于任何商业用途！
（2）如果发现该资料不能下载或链接错误，请点击报告错误，谢谢！
（3）站内提供的资料均来自网络以及注册用户自行上传，若侵犯了您的权益，敬请来信通知我们！
（4）若您的资料希望能与大家分享，我们愿意和您一起宣传！投稿请点击这里。
（5）推荐使用网通网络，不要使用校园网络。本站不支持多线程下载。

[上一篇：] NiosII小册子(中文版)
[下一篇：] vhdl语言例程集锦