资料分类 > 技术资料 > FPGA/CPLD > 使用基于图形的物理综合加快FPGA设计时序收敛
使用基于图形的物理综合加快FPGA设计时序收敛 20110121154757.rar
资料格式：.rar 上 传 者： jida_song 下载次数：1
上传时间：2011-01-21 15:01:00 资料大小：47.98 KB
说明：
使用基于图形的物理综合加快FPGA设计时序收敛
下载说明：
（1）本站内所有资料仅限学习、交流，禁止用于任何商业用途！
（2）如果发现该资料不能下载或链接错误，请点击报告错误，谢谢！
（3）站内提供的资料均来自网络以及注册用户自行上传，若侵犯了您的权益，敬请来信通知我们！
（4）若您的资料希望能与大家分享，我们愿意和您一起宣传！投稿请点击这里。
（5）推荐使用网通网络，不要使用校园网络。本站不支持多线程下载。
[上一篇：] 数字频率合成器的FPGA实现
[下一篇：] 使用Verilog实现基于FPGA的SDRAM控制器
中电网官方微博